Lo smontaggio del Kirin 9030 Pro svela la nuova strategia della Cina per la produzione di chip avanzati

Il Kirin 9030 Pro alimenta i nuovissimi modelli Mate 80 Pro e Mate 80 Pro Max di Huawei. È prodotto dalla più grande fonderia cinese, SMIC, sul suo nodo all’avanguardia N+3. SemiAnalysis ha avuto l’opportunità di smontarlo per analizzarne il funzionamento, ottenendo risultati sorprendenti. Il Kirin 9030 Pro presenta un passo metallico minimo (M0) di soli 32,5 nm, leggermente più stretto rispetto ai 36 nm riscontrati nei processori Panther Lake di Intel realizzati con il processo 18A.

La scoperta appare notevole poiché Intel produce i propri chip di ultima generazione utilizzando la litografia a ultravioletti estremi (EUV), mentre SMIC rimane esclusa dagli scanner EUV di ASML a causa di anni di restrizioni alle esportazioni guidate dagli Stati Uniti, affidandosi invece ad apparecchiature più datate a ultravioletti profondi (DUV). L’analisi ci offre spunti su quanto i produttori cinesi di chip abbiano spinto al limite le tecnologie di produzione consolidate grazie a un’ingegneria sempre più ingegnosa, mettendo al contempo in evidenza i limiti di valutare i processi dei semiconduttori sulla base di un unico parametro.

Che cos’è esattamente il passo metallico?

Il metal pitch minimo del chip viene spesso indicato come strato M0. I processori moderni contengono numerosi strati di cavi microscopici in rame che collegano tra loro miliardi di transistor. Il metal pitch descrive semplicemente la distanza che separa i cavi adiacenti. Più tale distanza si riduce, maggiore è la quantità di risorse di instradamento (e di conseguenza di logica) che può essere inserita nella stessa area.

SemiAnalysis ha misurato lo strato di instradamento più piccolo del Kirin 9030 Pro a 32,5 nm, rispetto ai circa 40 nm dell’Helio G99 di MediaTek, realizzato con il processo N6 di TSMC. La pubblicazione stima che il processo N+3 di SMIC raggiunga circa 113 milioni di transistor per mm², superando di poco la densità stimata del processo N6 di TSMC, pari a 108 milioni di transistor per mm². Tali cifre sono impressionanti se si considera che il processo di SMIC si basa esclusivamente sulla litografia DUV, mentre Intel utilizza la litografia EUV.

Come SMIC ha spinto la tecnologia DUV oltre le aspettative

La domanda più urgente è: in che modo SMIC è riuscita a raggiungere una densità pari a quella dell’EUV senza ricorrere all’EUV? La risposta risiede nella complessità del processo di produzione. Anziché stampare direttamente elementi circuitali estremamente fini, SMIC fa ampio ricorso alla tecnica di litografia avanzata denominata Self-Aligned Quadruple Patterning (SAQP), che moltiplica efficacemente la risoluzione delle vecchie apparecchiature DUV.

Il processo inizia con la stampa di un motivo relativamente grossolano, prima di depositare sottili materiali distanziatori lungo i suoi bordi. Tali distanziatori diventano quindi una nuova maschera in grado di definire strutture ancora più strette. Ripetendo la procedura più volte, gli ingegneri riescono a creare elementi di dimensioni ben inferiori a quelle che l’esposizione originale consentirebbe normalmente.

Ogni passaggio litografico aggiuntivo richiede un’altra maschera, un’altra fase di allineamento e un’ulteriore possibilità di difetti di produzione. Un maggior numero di fasi di processo si traduce direttamente in costi più elevati dei wafer, rese inferiori e tempi di produzione più lunghi. SMIC sta di fatto compensando la mancanza della tecnologia EUV attraverso la perseveranza nella produzione piuttosto che grazie a una litografia fondamentalmente superiore.

La densità non si ottiene solo attraverso la litografia

A prescindere dall’ingegnosità litografica, SemiAnalysis attribuisce gran parte dei miglioramenti in termini di densità di SMIC alla Design Technology Co-Optimization (DTCO), una metodologia che sviluppa congiuntamente la produzione di semiconduttori e l’architettura dei chip, anziché trattarle come discipline indipendenti.

Anziché affidarsi esclusivamente a transistor più piccoli, gli ingegneri ottimizzano le stesse celle logiche standard, riducendo le regioni di isolamento, riposizionando i contatti, riducendo le alette dei transistor e riorganizzando i layout per ottenere ulteriori risparmi di spazio.

Invece di dedicare la maggior parte dell’area del die ai core della CPU, Huawei ne destina una parte consistente alla cache. Le cache di grandi dimensioni riducono i costosi accessi alla memoria LPDDR5X esterna, migliorando la latenza e riducendo al contempo il consumo energetico.

Le prestazioni dei semiconduttori dipendono tanto dalla gestione intelligente dei dati quanto dal ridimensionamento dei transistor, e il Kirin 9030 Pro è la prova di come l’ottimizzazione architettonica sia diventata importante quanto la tecnologia di produzione stessa.

Le prestazioni raccontano una storia diversa

Le carenze del Kirin 9030 Pro, e per estensione di SMIC, diventano evidenti quando si esaminano le prestazioni nel mondo reale. L’ultima CPU di punta di Huawei offre prestazioni più o meno alla pari con i processori Android di fascia alta di alcuni anni fa, nonostante la sua competitiva densità di transistor. Il divario in termini di efficienza è ancora più ampio.

SemiAnalysis osserva che i core a bassa efficienza di Apple possono superare in prestazioni il core principale della CPU di Huawei in determinati carichi di lavoro interi, consumando circa un watt di potenza, rispetto ai circa 4,5 watt del core più performante di Huawei. Allo stesso modo, l’architettura Taishan offre prestazioni paragonabili a quelle del Cortex-X2 di Arm del 2021, mentre il processore M1 di Apple del 2020 raggiunge ancora un numero di istruzioni per ciclo di clock sostanzialmente più elevato a livelli di potenza simili.

Il Kirin 9030 Pro dimostra quindi un aspetto fondamentale dello sviluppo moderno dei semiconduttori: la densità dei transistor da sola non è più determinante per la leadership.

L’industria cinese dei semiconduttori nutre obiettivi ambiziosi

L’analisi dettagliata del dispositivo racconta, in definitiva, una storia molto più ampia rispetto a una singola misurazione impressionante al microscopio elettronico. I controlli sulle esportazioni hanno indubbiamente rallentato le ambizioni della Cina nel settore dei semiconduttori, ma hanno anche costretto aziende come Huawei e SMIC a perseguire percorsi alternativi. Anziché affidarsi esclusivamente alla tradizionale riduzione dei nodi, entrambe le aziende sembrano concentrarsi sempre più sull’ottimizzazione architettonica.

All’inizio di quest’anno, He Tingbo di Huawei ha presentato al Simposio Internazionale IEEE sui Circuiti e i Sistemi (ISCAS) quella che l’azienda definisce la «Legge di scalabilità di Tau ». Questo quadro concettuale propone la riduzione del ritardo di propagazione del segnale all’interno di un chip come prossimo motore principale del progresso nel settore dei semiconduttori. La semplice riduzione delle dimensioni dei transistor rappresenta solo una parte del puzzle.

Tecnologie come LogicFolding, che riorganizza il layout dei circuiti per accorciare i percorsi critici di cablaggio, sono al centro di tale strategia. Huawei afferma che i futuri processori Kirin, il cui lancio è previsto entro la fine dell’anno (probabilmente il Kirin 9040), saranno i primi chip commerciali a implementare LogicFolding. L’azienda ritiene che la propria roadmap a lungo termine possa, entro il 2031 circa, consentire di raggiungere densità di transistor paragonabili a quelle delle tecnologie di produzione della classe dei 14 angstrom (1,4 nm).

La Cina potrebbe non rimanere per sempre dipendente dalla tecnologia DUV

Secondo una recente indagine di Reuters, i ricercatori cinesi hanno già realizzato un prototipo funzionante di macchina per litografia EUV dopo anni di reverse engineering della tecnologia occidentale. Il prototipo avrebbe iniziato i test all’inizio del 2025 ed è in grado di generare luce EUV, sebbene non abbia ancora prodotto chip funzionanti e sia ancora in ritardo rispetto ad ASML in aree critiche quali l’ottica di precisione. Fonti citate da Reuters affermano che il governo cinese spera di produrre chip utilizzando tale sistema intorno al 2028, ma si ritiene che il 2030 rappresenti un obiettivo più realistico. Se le innovazioni architetturali di Huawei dovessero alla fine convergere con la litografia EUV sviluppata a livello nazionale, la roadmap cinese nel settore dei semiconduttori potrebbe assumere un aspetto molto diverso entro la fine del decennio.