Panoramica dell'architettura Intel Alder Lake: ISA eterogenea, Thread Director dinamico, cache L3 condivisa da 30 MB e altro ancora

Intel dice che i P-cores sono ottimizzati per applicazioni a thread singolo e leggero come giochi e attività di produttività generale in primo piano, mentre gli E-cores sono orientati verso carichi di lavoro con molti thread. Gli E-cores possono anche aiutare a gestire le attività in background, mentre i P-cores si concentrano maggiormente sugli aspetti delle prestazioni. Questo non è troppo diverso dall'approccio big.LITTLE che i processori ARM hanno avuto per anni.

Intel ha detto che questo cambio di architettura può offrire fino al 19% di miglioramento rispetto alla precedente generazione di core Cypress Cove in Rocket Lake alla stessa frequenza.

Dato l'uso di due ISA, Intel ha anche rielaborato la topologia della cache per la 12a generazione. L'undicesima generazione Rocket Lake utilizzava i core Cypress Cove, che erano essenzialmente dei Sunny Cove da 10 nm retroportati a 14 nm. Cypress Cove offriva otto core ciascuno con una cache L2 da 512 KB e una cache L3 da 2 MB. Con Alder Lake, ogni P-core ha una cache L2 da 1,25 MB mentre ogni cluster E-core ha una cache L2 condivisa da 2 MB. Pensiamo che questo significhi che un set di quattro E-core condivida una singola cache L2, ma lo confermeremo presto con Intel.

Oltre alle cache L2 dedicate, Alder Lake sfoggia anche una cache L3 condivisa di 30 MB tra entrambi i tipi di core e la GPU integrata per ridurre la latenza. Anche se non è esattamente un confronto alla pari, abbiamo visto come la cache L3 condivisa offre vantaggi immediati in termini di prestazioni nel caso dei processori AMD Ryzen 5000 Zen 3.

Alder Lake è basato su un processo Enhanced SuperFin a 10 nm, ora noto come Intel 7. Sul desktop, l'ammiraglia Core i9-12900K offrirà fino a 16 core e 24 threads - 8 P-cores che supportano l'hyperthreading e 8 E-cores che non lo fanno.